在D類(lèi)功放IC設(shè)計(jì)應(yīng)用中需注意以下幾點(diǎn)：
1 Deadtime(死區(qū)校正)
全橋MOSFET管輪流成對(duì)導(dǎo)通，理想狀態(tài)一對(duì)導(dǎo)通，另一對(duì)截止，但實(shí)際上功率管的開(kāi)啟關(guān)斷有一個(gè)過(guò)程。過(guò)渡過(guò)程中，必有一瞬間，如圖3所示，在IN1／IN3尚未徹底關(guān)斷時(shí)IN2／IN4就已開(kāi)始導(dǎo)通；因MOSFET全部跨接于電源兩端，故極端的時(shí)間內(nèi)，可能會(huì)有很大的電壓電流同時(shí)加在4個(gè)MOSFET上，導(dǎo)致功耗很大，整體效率下降，而且器件溫升加劇，燒壞MOSFET，降低可靠性。為避免兩對(duì)MOSFET同處導(dǎo)通狀態(tài)，引起有潛在威脅的很大短路電流，應(yīng)保證一對(duì)MOSFET導(dǎo)通和另一對(duì)MOSFET截止期間有一個(gè)很短的停滯死區(qū)時(shí)間(Dead-time)，這個(gè)時(shí)間由Logic邏輯控制器控制，以有效保證一組MOSFET關(guān)斷后，另一組MOSFET再適時(shí)開(kāi)啟，減小MOSFET損耗，提高放大器效率。
但Deadtime設(shè)置不當(dāng)，將出現(xiàn)如下問(wèn)題：
(1)輸出信號(hào)中將產(chǎn)生毛刺，造成電磁干擾，也即死區(qū)時(shí)間內(nèi)，IN1／IN3都關(guān)斷。完全失控的輸出電壓將受到圖6(a)中體二極管電流的影響(體二極管電流的形成，參見(jiàn)下文EMI節(jié))，輸出波形中將出現(xiàn)毛刺干擾。
(2)Deadtime過(guò)大，輸出波形中出現(xiàn)的毛刺包含的能量將持續(xù)消耗在體二極管中，以熱能形式消耗能量，嚴(yán)重影響芯片工作穩(wěn)定性和輸出效率。
(3)Deadtime過(guò)長(zhǎng)，影響放大器線性度，造成輸出信號(hào)交越失真，時(shí)間越長(zhǎng)，失真越嚴(yán)重。
2 EMI(Electro-Magnetic InteRFerence)
EMI主要由MOSFET體二極管反向恢復(fù)電荷形成，具體產(chǎn)生機(jī)理如圖6所示。
第一階段，MP1-MOSFET導(dǎo)通，有電流流過(guò)MOSFET和后級(jí)LPF電感；第二階段，全橋進(jìn)入Dead-time期間，MP1本身關(guān)斷，但其體二極管依然導(dǎo)通，保證后級(jí)電感繼續(xù)續(xù)流；第三階段，Deadtime期結(jié)束，MN1導(dǎo)通瞬間，若MP1體二極管存儲(chǔ)的剩余電荷尚未完全釋放，則瞬間釋放上一次導(dǎo)通期間未釋放的存儲(chǔ)電荷，導(dǎo)致反向恢復(fù)電流激增，此電流趨向于形成一個(gè)尖脈沖，最終體現(xiàn)在輸出波形上，如圖6(b)所示。因此，輸出頻譜會(huì)在開(kāi)關(guān)頻率以及開(kāi)關(guān)頻率倍頻處包含大量頻譜能量，對(duì)外形成EMI。
為抑制EMI，以降低輸出方波頻率，減緩方波頂部脈沖為目的，將一些內(nèi)部EMI消除電路新技術(shù)應(yīng)用于新產(chǎn)品中：
(1)Dither。擴(kuò)展頻譜技術(shù)，即在規(guī)定范圍內(nèi)，周期性調(diào)整三角波采樣時(shí)鐘頻率，基波和高次諧波避開(kāi)敏感頻段，使輸出頻譜能量平坦分散；
(2)增加主動(dòng)輻射限制電路，輸出瞬變時(shí)，主動(dòng)控制輸出MOSFET柵極，以避免后級(jí)感性負(fù)載續(xù)流引起高頻輻射。
3 印制板PCB布局設(shè)計(jì)規(guī)則
(1)因輸出信號(hào)含大量高頻方波，需將加入的低失真、低插入損耗LC濾波電容和鐵氧體電感低通濾波器件緊密靠近功放，將承載高頻電流的環(huán)路面積減至最小，以降低瞬態(tài)EMI輻射。
(2)因輸出電流大，音頻輸出線徑要寬，線長(zhǎng)要減短，故需降低無(wú)源電阻RP和濾波器電阻RF，提高負(fù)載電阻RL比值，提高輸出效率。
(3)PCB底部是熱阻最低的散熱通道，功放底部裸露散熱銅皮面積要大，應(yīng)盡可能在敷銅塊與臨近具有等電勢(shì)的引腳以及其他元件間多覆銅，裸露焊盤(pán)相接的敷銅塊用多個(gè)過(guò)孔連接到PCB板背面其他敷銅塊上，該敷銅塊在滿足系統(tǒng)信號(hào)走線要求下，應(yīng)具有盡可能大的面積，以保證芯片內(nèi)核通過(guò)這些熱阻最低的敷銅區(qū)域有最佳散熱特性。
(4)大電流器件接地端附近，多加過(guò)孔，信號(hào)若跨接于PCB兩層間，多加過(guò)孔提高連接可靠性，降低導(dǎo)通阻抗。
(5)信號(hào)輸入端元件焊盤(pán)和信號(hào)線與輸出端保持適當(dāng)間距，關(guān)鍵反饋網(wǎng)絡(luò)器件置放在輸入／輸出PCB布局模塊中間，防止輸出端EMI幅射影響輸入端小信號(hào)。
(6)地線、電源線遠(yuǎn)離輸入／輸出級(jí)，采用單點(diǎn)接地方法。 |
