市場中很多憑借絕妙創(chuàng)意而大獲成功的電子產(chǎn)品或設(shè)備。獨特創(chuàng)意的核心是最終能夠使一款設(shè)備從其他設(shè)備中脫穎而出、在某種情況下甚至可定義一種全新的產(chǎn)品類型。
當(dāng)然，在市場中定義產(chǎn)品獨特性的因素還有很多，例如低成本、率先上市或者更優(yōu)異的性能等。但是，隨著同類設(shè)計方案迎頭趕上，這種獨特性很快就會消失殆盡。僅靠日后逐步改進表現(xiàn)得更出色的小器件，無論當(dāng)下可提供何種優(yōu)勢，也會很快被其它改進得更好的同類競爭產(chǎn)品所超越。
真正成功的訣竅是搶先開發(fā)出獨特的器件創(chuàng)意與概念，并將其轉(zhuǎn)變成可為用戶實現(xiàn)理想體驗的功能器件。為實現(xiàn)這一目的，我們需要站在用戶的角度上設(shè)身處地地探究一款全新產(chǎn)品是如何實現(xiàn)互動性與功能性的。
毫無疑問，在著手進行產(chǎn)品原型設(shè)計之前我們需要開發(fā)出創(chuàng)意原型。
抓住靈感
這樣，您可獲得一個絕妙的創(chuàng)意。在進行創(chuàng)造性電子產(chǎn)品設(shè)計時，您的頭腦中出現(xiàn)了一個概念：這個概念有可能突破現(xiàn)有產(chǎn)品的局限性并勾畫出其應(yīng)用方式，從而重新定義某一市場領(lǐng)域。
身為設(shè)計師的您或您的團隊在長期的磨礪中掌握了將上述創(chuàng)意轉(zhuǎn)變?yōu)楝F(xiàn)實的技能，按照正常流程，接下來就得著手開發(fā)支持設(shè)計規(guī)范中所定義的概念的硬件與軟件（通常是照此順序）。但這樣一來，當(dāng)您開始創(chuàng)建硬件原型時，還沒有從用戶角度充實自己的創(chuàng)意。
為了真正探索與發(fā)掘用戶對您的最新概念的體驗，第一步是要改變您對設(shè)計中工程細節(jié)過度關(guān)注的習(xí)慣。
因此，先不要考慮可使您的設(shè)計實現(xiàn)預(yù)期正常功能所需要的處理器、外設(shè)以及軟件程序。相反，您應(yīng)該將注意力集中到廣泛的用戶體驗上來完成原型設(shè)計，這樣您便可以探索可行選項，獲得他人的反饋意見，并了解其如何與外界互動。您需要驗證自己的創(chuàng)意是否現(xiàn)實可行。
共感機制
假設(shè)您所構(gòu)思的器件具有一系列連接用戶及外部系統(tǒng)的常見 I/O 外設(shè)， 包括一個 LCD 屏幕（可能是一個觸摸屏）、數(shù)個控制與按鈕、幾個 LED 指示燈以及一些 I/O 連接等。
為了測試和探索這些 I/O 器件如何將您的創(chuàng)意傳達給用戶，您需要創(chuàng)建基本的功能性智能來驅(qū)動這些器件。此時的正常步驟是開發(fā)實現(xiàn)上述目的所需要的軟件與硬件，然后再根據(jù)不同用戶界面行為不斷調(diào)整與改變相關(guān)結(jié)構(gòu)。
過，您很快就會返回到硬件邏輯、外設(shè)驅(qū)動器以及軟件程序的詳細設(shè)計層面。您對用戶體驗進行全面、高度關(guān)注會喪失殆盡，于是再次回到產(chǎn)品原型設(shè)計的老路，而靈光乍現(xiàn)的創(chuàng)意已經(jīng)鳥無影蹤。
在某種程度上，F(xiàn)PGA 可解決上述難題。借助 FPGA，每次重要設(shè)計迭代不再需要創(chuàng)建全新的物理硬件，因而可以提供一條更加輕松地探索設(shè)計選項和替代方案的可行之路。只需改變嵌入式硬件設(shè)計，然后以真正燒錄與學(xué)習(xí) (burn & learn) 的方式將修改過的版本加載到 FPGA 即可。但是采用傳統(tǒng) HDL 輸入方法修改設(shè)計會使您再次陷入扼殺創(chuàng)意而過分關(guān)注細枝末節(jié)的艱澀編碼環(huán)境中。
圖 2：FPGA 主機平臺數(shù)字 I/O 儀器。
不過，還有另一個方法。對于這種探索性設(shè)計，此前未曾使用過的一種方法是采用 FPGA 嵌入式虛擬測試儀器，例如由 DelphiScript 等高級腳本語言驅(qū)動的多位寬 I/O 儀器塊。這些智能 IP 為創(chuàng)建、控制以及調(diào)節(jié)設(shè)計中用戶互動提供了一種潛在的便捷方法。
智能儀器
圖 3：NanoBoard 3000：智能、互連與多功能。
虛擬儀器建立在預(yù)配置軟硬件 IP 塊的基礎(chǔ)之上，可幫助您主動監(jiān)控和控制 FPGA 設(shè)計中正在運行的內(nèi)部結(jié)構(gòu)。用戶創(chuàng)建的腳本可用來控制儀器，從而可使一定水平的“智能性”能夠控制設(shè)計中所連接的任何 I/O 信號。
在這種基本層面，我們可輕松配置嵌入式 I/O 儀器并為其編寫腳本，以用于感測開關(guān)、切換 LED 和激活 I/O 端口等。只有將創(chuàng)意應(yīng)用到包含各種實用外設(shè)并具備改進與擴展這些外設(shè)能力的智能 FPGA 硬件開發(fā)平臺，創(chuàng)意才能切實可用。
如果這種硬件開發(fā)系統(tǒng)還能夠通過基于 USB 的 JTAG 鏈路與基于 PC 的設(shè)計軟件進行高級通信，并且軟件包含適用于電路板外設(shè)的隨時可用型 IP，那么事情就會變得更加有趣。基于 FPGA 的 IP 塊和儀器控制器采用基于原理圖或圖標(biāo)的高級設(shè)計采集系統(tǒng)，可連接到一起快速創(chuàng)建完整的功能 I/O 系統(tǒng)，最終通過簡單而強大的腳本進行控制。
對上述方法的一項有價值的補充是‘定制’虛擬儀器。該儀器可提供用于創(chuàng)建綜合圖形界面的空白背景，其在 PC 上顯示為一個儀表盤。通過從各種選項中拖拉和配置數(shù)字讀出、滑塊控件、按鈕以及標(biāo)簽等用戶界面對象，我們可以迅速創(chuàng)建定制 GUI 面板。在內(nèi)部腳本控制下，可以為面板上的每個元素分配一個 I/O 信號與行為。
圖 4：探索創(chuàng)意的快捷方法
您可以選擇采用一個開發(fā)板腳本界面將整個系統(tǒng)集成在一起，在此您可利用該界面創(chuàng)建一個“主”腳本，以便進一步控制整個過程。這樣將有助于您將重要嵌入式儀器的功能融為一體，從而創(chuàng)建更加高級的界面系統(tǒng)，而與此同時仍然可以采用相對簡單易用的調(diào)試腳本。
盡管還不那么顯而易見，但下面要講的正是關(guān)鍵所在。利用這種方法測試并探索概念與創(chuàng)意，我們無需再進行詳細的設(shè)計。無需再開發(fā)低級硬件、無需編寫詳細的軟件代碼，我們即可擁有一個具有設(shè)計典型智能的功能系統(tǒng)——就像是從用戶的角度實現(xiàn)了您的創(chuàng)意。
專注于創(chuàng)意探索
最終結(jié)果是我們可以在短時間內(nèi)測試、探索和調(diào)試該創(chuàng)意以及用戶體驗該創(chuàng)意的方式。基本創(chuàng)意的軟件組件可以通過您編寫的腳本中所包含的智能性得以表現(xiàn)，而采用高級設(shè)計采集系統(tǒng)將少數(shù) IP 塊連接起來即可創(chuàng)建出響應(yīng)功能性智能的外部硬件。
上述設(shè)計方法的真正重要優(yōu)勢是在整個設(shè)計過程中消除了細節(jié)設(shè)計的干擾。創(chuàng)意能夠得到充分發(fā)揮，用戶互動與體驗?zāi)軌蚪?jīng)過測試， 還可以開發(fā)探索其他替代概念，實現(xiàn)這一切可能只需要幾分鐘，并且無需真實硬件支持。
在設(shè)計電子產(chǎn)品時您實際創(chuàng)造的東西最終表現(xiàn)為用戶體驗。產(chǎn)品成功的關(guān)鍵是將您作為一名設(shè)計師所閃現(xiàn)出來的創(chuàng)意完全轉(zhuǎn)變?yōu)橛脩趔w驗，而本文闡述的方法可有效幫助您擺脫陷入細枝末節(jié)的低級設(shè)計。
到開始細節(jié)設(shè)計的時候，您已經(jīng)明確了自己的設(shè)計方向，而且擁有大部分概念性的硬件框架。這些框架也可通過快捷的高級方法得以實現(xiàn)——不過這就不是本文所要討論的內(nèi)容了。 |
