CS1150是深圳芯�？萍加邢薰�開(kāi)發(fā)的一款基于Σ-Δ原理、低功耗、高精度的單通道24位模數(shù)轉(zhuǎn)換芯片。在PGA=128時(shí)，具有17.5位有效精度，工作電壓范圍2.7V～5.25V，采用SOP16封裝，最大功耗不大于7mW。CS1150采用簡(jiǎn)單SPI 接口和MCU通訊。
CS1150管腳功能及時(shí)序說(shuō)明
CS1150的管腳圖及其管腳說(shuō)明見(jiàn)圖1。CS1150有內(nèi)置RC振蕩器，也可以外部接晶振。CS1150的一些參數(shù)可以直接由管腳的電平選擇，這樣更方便用戶使用。如內(nèi)部集成增益放大器由PGA管腳的電平選定增益的倍數(shù)，BUF管腳決定是否使用內(nèi)部模擬輸入緩沖器，SPEED管腳選擇輸出數(shù)據(jù)速率。CS1150的數(shù)字接口都為CMOS邏輯接口。AIN0、AIN1適用于模擬差分信號(hào)輸入，CS、SCLK、DDAT管腳相互配合適用可以得到模擬差分信號(hào)的數(shù)字轉(zhuǎn)換結(jié)果。因?yàn)镃S1150的一些設(shè)置都可以用相應(yīng)管腳電平來(lái)決定，所以它的SPI接口只有輸出，而不需要輸入，DDAT腳是復(fù)用端口，用于數(shù)據(jù)準(zhǔn)備信號(hào)，低電平有效。
圖1：CS1150的管腳圖及其管腳功能說(shuō)明。
CS1150的時(shí)序圖見(jiàn)圖2，當(dāng)DDAT腳信號(hào)變低電平后，說(shuō)明模數(shù)轉(zhuǎn)換完成，使CLK為低電平，再使CS為低電平，然后配合一個(gè)時(shí)鐘信號(hào)，在時(shí)鐘信號(hào)的高電平時(shí)從DDAT管腳讀出AD轉(zhuǎn)換結(jié)果。數(shù)據(jù)輸出時(shí)，先輸出高位數(shù)據(jù)，再輸出低位數(shù)據(jù)。讀完24位結(jié)果后，使CLK為低電平、DDAT和CS為高電平，以便讀取下次AD轉(zhuǎn)換結(jié)果。為防止時(shí)序出錯(cuò)，CS1150還具有SPI接口復(fù)位功能，即當(dāng)每次新的AD數(shù)據(jù)準(zhǔn)備好后，DDAT腳都會(huì)先變高再變低。
圖2：CS1150的時(shí)序圖。
CS1150的應(yīng)用要點(diǎn)及PCB布板注意事項(xiàng)
CS1150是一種性能與控制參數(shù)密切相關(guān)的芯片，通常在進(jìn)行應(yīng)用前都需要針對(duì)測(cè)量要求、信號(hào)特點(diǎn)、外部電路等因素，選擇合適的控制參數(shù)，以得到相對(duì)更好的整體性能。下面介紹CS1150的主要參數(shù)設(shè)置和軟件結(jié)構(gòu)方面的經(jīng)驗(yàn)，以及印制板布板注意事項(xiàng)供參考。
1. 主時(shí)鐘及其頻率的選擇
CS1150集成內(nèi)部2.4576M RC振蕩器。采用外部振蕩器可以用以下三種方式連接，一是直接接晶振；二是和單片機(jī)共用同一個(gè)晶振，即CS1150的MCLK接單片機(jī)振蕩器輸出端；三是利用單片機(jī)輸出穩(wěn)定的一個(gè)方波脈沖做時(shí)鐘，即CS1150的MCLK接單片機(jī)方波脈沖輸出端。后兩種方式利用單片機(jī)提供時(shí)鐘脈沖，比兩芯片單獨(dú)接各自的晶振所產(chǎn)生的電磁干擾要小些。如果利用單片機(jī)提供時(shí)鐘脈沖要注意匹配問(wèn)題，CS1150適用的時(shí)鐘頻率范圍為1MHz～5MHz，一般應(yīng)用在4MHz附近比較理想。所以第二種方式適用于低頻率類型的單片機(jī)，第三種則適用于高頻率的單片機(jī)。
2. 增益倍數(shù)的選擇
CS1150內(nèi)部集成增益放大器，可以選擇1倍或128倍的增益倍數(shù)。由于信號(hào)在放大的過(guò)程中，噪聲也跟著相應(yīng)放大，這樣AD輸出的有效位會(huì)降低。所以如果信號(hào)輸入范圍比較大時(shí)，建議盡量選擇1倍的增益倍數(shù)。
3. AD輸出頻率的選擇
CS1150在輸入時(shí)鐘為2.4576M的時(shí)候，AD結(jié)果輸出頻率有10Hz和80Hz，當(dāng)選擇10Hz時(shí)，內(nèi)部ADC采樣頻率為76.8KHz，并且有50/60Hz頻率陷波，因此AD輸出比較穩(wěn)定。但是由于輸出比較慢，外面做數(shù)字濾波時(shí)就不能取太多的數(shù)據(jù)來(lái)濾波；而選擇80Hz時(shí)，內(nèi)部ADC采樣頻率為614.4KHz，AD輸出變化比較大。由于輸出比較快，可以在外面取多個(gè)數(shù)字做濾波，也能得到穩(wěn)定的AD轉(zhuǎn)換結(jié)果。
4. 軟件對(duì)AD轉(zhuǎn)換結(jié)果的處理
對(duì)AD轉(zhuǎn)換結(jié)果都需要做數(shù)字濾波，一般濾波方法有算數(shù)平均法、滑動(dòng)平均法和防脈沖干擾法。算數(shù)平均法適合AD轉(zhuǎn)換結(jié)果比較穩(wěn)定的情況，而滑動(dòng)平均法適合消除小信號(hào)干擾，防脈沖干擾法適合消除大信號(hào)干擾。要根據(jù)具體產(chǎn)品的應(yīng)用來(lái)選擇合適的濾波方法。一般在衡器產(chǎn)品中會(huì)選擇先采用算數(shù)平均法，再采用滑動(dòng)平均法兩種方式。
5. 印制電路板布板注意事項(xiàng)
由于測(cè)量的是微小信號(hào)，所以不恰當(dāng)?shù)牟及?例如數(shù)字信號(hào)線與模擬信號(hào)線平行并靠近、接地線過(guò)細(xì)、器件布局不合理等)，都可能使整體性能下降。對(duì)于CS1150芯片，布板時(shí)注意的事項(xiàng)如下：
1）模擬器件及其外圍元件應(yīng)該與數(shù)字器件分開(kāi)排列，兩類元器件之間的距離應(yīng)適當(dāng)加大。在繪制板圖時(shí)，完全利用繪圖軟件的自動(dòng)布線功能往往達(dá)不到合理的效果，因此需要手動(dòng)布線與自動(dòng)布線相結(jié)合。
2）CS1150的模擬信號(hào)輸入引腳至輸入插座引腳的距離應(yīng)盡量接近，兩者之間的引線應(yīng)走捷徑，應(yīng)該穿過(guò)濾波電容的焊盤，盡量不安排過(guò)孔，寬度以0.5mm為宜。
3）模擬地與數(shù)字地要截然分開(kāi)，并覆蓋各自范圍內(nèi)的所有空閑處（雙面），兩地之間只能有一點(diǎn)相連。
4）時(shí)鐘引腳產(chǎn)生的電磁干擾最大，因此要用地線形成包圍時(shí)鐘器件及其引線、引腳的環(huán)狀，以減少輻射。
本文小結(jié)
總的來(lái)說(shuō)CS1150是一款高性能、低功耗的ADC產(chǎn)品，它非常適合用于高精度、小信號(hào)測(cè)量產(chǎn)品，如高精度電子秤、氣壓計(jì)、血壓計(jì)等等。由于它的所有參數(shù)都由相應(yīng)的管腳電平?jīng)Q定，用戶可以將這些管腳連接到單片機(jī)的I/O口，隨時(shí)改變這些參數(shù)，也可以在PCB上固定連接好，應(yīng)用起來(lái)十分靈活簡(jiǎn)單。 |
