移動設(shè)備中需要改進(jìn)性能的最新領(lǐng)域是存儲系統(tǒng)。JEDEC正在推動LPDDR3存儲接口規(guī)范發(fā)展，其一直以1.2V的電壓工作。LPDDR3給移動設(shè)備設(shè)計帶來的是更快的讀/寫速度、更緊密的封裝，以及更低的電池耗電量。下一代智能手機(jī)和平板電腦將采用這種新型存儲技術(shù)，當(dāng)然也給LPDDR3的測試和檢驗帶來了新的挑戰(zhàn)，包括在執(zhí)行信號完整性測量時的信號訪問以及精確檢測更低幅度的快速讀/寫突發(fā)。
JEDEC要求從存儲芯片的焊球處執(zhí)行信號完整性驗證測試。由于LPDDR3的封裝尺寸縮小，挑戰(zhàn)變成了實現(xiàn)良好信號完整性測量的“觀測點精度”問題。從不能接觸的節(jié)點獲得準(zhǔn)確的波形數(shù)據(jù)是LPDDR3的主要問題。
在傳統(tǒng)計算系統(tǒng)中，可以從DIMM背面，用非常短的過孔把探測點與焊球隔開，實現(xiàn)焊球探測接入。在基于移動設(shè)備的存儲器中，DIMM可能就位于處理器芯片的頂部，不必再接入封裝的背面。這樣一來，必須考慮插入式工具（interposer）/夾具，以打開物理通路。這些器件帶來了額外的信號損耗，影響著觀測點精度。而在測量儀器中，必須檢定(一般使用采樣示波器或VNA作為S參數(shù))并考慮觀測點精度。
一旦能夠在LPDDR3測試中實現(xiàn)可靠的觀測點，那么下一個挑戰(zhàn)是使用適當(dāng)?shù)膬x器采集和顯示信號，實現(xiàn)準(zhǔn)確檢驗。在1.2V時，LPDDR3信號將要求在示波器中更審慎地設(shè)置幅度測量(垂直標(biāo)度)。LPDDR3存儲器上的讀/寫速度數(shù)據(jù)流越快，就需要更精確的觸發(fā)方式，隔離有序突發(fā)業(yè)務(wù)，檢驗其電氣性能是否滿足JEDEC的新興規(guī)范。
總之，對移動設(shè)備性能無休止的需求導(dǎo)致需要更高的存儲器帶寬，來處理數(shù)據(jù)密集型多媒體應(yīng)用，同時要在一定程度上降低電池耗電量，以延長充電的間隔時間。JEDEC機(jī)構(gòu)的最新工作將升級兩個前沿領(lǐng)域。成功地實現(xiàn)這一點要求優(yōu)秀的測試觀測點策略及可靠的平臺，以采集信號，執(zhí)行很快就會出現(xiàn)的一致性測試和驗證測試。 |
