|
事實上，數(shù)字電路具有噪聲。飽和邏輯（例如TTL和CMOS）在開關(guān)過程中會短暫地從電源吸入大電流。但由于邏輯級的抗擾度可達數(shù)百毫伏以上，因而通常對電源去耦的要求不高。相反，模擬電路非常容易受噪聲影響—包括在電源軌和接地軌上—因此，為了防止數(shù)字噪聲影響模擬性能，應(yīng)該把模擬電路和數(shù)字電路分開。這種分離涉及到接地回路和電源軌的分開，對混合信號系統(tǒng)而言可能比較麻煩。
然而，如果高精度混合信號系統(tǒng)要充分發(fā)揮性能，則必須具有單獨的模擬地和數(shù)字地以及單獨電源，這一點至關(guān)重要。事實上，雖然有些模擬電路采用+5 V單電源供電運行，但并不意味著該電路可以與微處理器、動態(tài)RAM、電扇或其他高電流設(shè)備共用相同+5 V高噪聲電源。模擬部分必須使用此類電源以最高性能運行，而不只是保持運行。這一差別必然要求我們對電源軌和接地接口給予高度注意。
請注意，系統(tǒng)中的模擬地和數(shù)字地必須在某個點相連，以便讓信號都參考相同的電位。這個星點（也稱為模擬/數(shù)字公共點）要精心選擇，確保數(shù)字電流不會流入系統(tǒng)模擬部分的地。在電源處設(shè)置公共點通常比較便利。
許多ADC和DAC都有單獨的“模擬地”(AGND)和“數(shù)字地”(DGND)引腳。在設(shè)備數(shù)據(jù)手冊上，通常建議用戶在器件封裝處將這些引腳連在一起。這點似乎與要求在電源處連接模擬地和數(shù)字地的建議相沖突；如果系統(tǒng)具有多個轉(zhuǎn)換器，這點似乎與要求在單點處連接模擬地和數(shù)字地的建議相沖突。
其實并不存在沖突。這些引腳的“模擬地”和“數(shù)字地”標記是指引腳所連接到的轉(zhuǎn)換器內(nèi)部部分，而不是引腳必須連接到的系統(tǒng)地。對于ADC，這兩個引腳通常應(yīng)該連在一起，然后連接到系統(tǒng)的模擬地。由于轉(zhuǎn)換器的模擬部分無法耐受數(shù)字電流經(jīng)由焊線流至芯片時產(chǎn)生的壓降，因此無法在IC封裝內(nèi)部將二者連接起來。但它們可以在外部連在一起。
圖1顯示了ADC的接地連接這一概念。這樣的引腳接法會在一定程度上降低轉(zhuǎn)換器的數(shù)字噪聲抗擾度，降幅等于系統(tǒng)數(shù)字地和模擬地之間的共模噪聲量。但是，由于數(shù)字噪聲抗擾度經(jīng)常在數(shù)百或數(shù)千毫伏水平，因此一般不太可能有問題。
模擬噪聲抗擾度只會因轉(zhuǎn)換器本身的外部數(shù)字電流流入模擬地而降低。這些電流應(yīng)該保持很小，通過確保轉(zhuǎn)換器輸出沒有高負載，可以最大程度地減小電流。實現(xiàn)這一目標的好方法是在ADC輸出端使用低輸入電流緩沖器，例如CMOS緩沖器-寄存器IC。
如果轉(zhuǎn)換器的邏輯電源利用一個小電阻隔離，并且通過0.1 μF (100 nF)電容去耦到模擬地，則轉(zhuǎn)換器的所有快速邊沿數(shù)字電流都將通過該電容流回地，而不會出現(xiàn)在外部地電路中。如果保持低阻抗模擬地，而能夠充分保證模擬性能，那么外部數(shù)字地電流所產(chǎn)生的額外噪聲基本上不會構(gòu)成問題。
|
