隔直電容通常串接在一個(gè)差分鏈路的每根數(shù)據(jù)線上，它有很多用途。例如，它可以轉(zhuǎn)換一個(gè)信號(hào)的平均直流偏置電平，以適合于不同電壓標(biāo)準(zhǔn)的邏輯器件。它可以保護(hù)發(fā)射器、接收器，使之免受因上電序列不良而出現(xiàn)破壞性過(guò)載事件的危害。它可以作為電路功能的一部分，檢測(cè)線路斷連的情況。在所有這些應(yīng)用中，隔直電路都不得損壞通過(guò)它的數(shù)據(jù)。
圖1給出了一個(gè)隔直電容的典型電氣模型，可以用一個(gè)串行鏈路將其串接。該模型顯示了一個(gè)PCB走線的輸入和一個(gè)輸出。實(shí)際上，電容是焊在連接輸入與輸出走線的焊盤(pán)上。電氣上看，圖中用一個(gè)邏輯圖替代了實(shí)際的電容，該邏輯符號(hào)包括三個(gè)主要元件，都是電容的標(biāo)準(zhǔn)電氣模型。CBULK 表示元件的標(biāo)稱電容。LSERIES 是與焊盤(pán)、過(guò)孔和信號(hào)電流所穿過(guò)電容體任何部分相關(guān)的布局電感。RSERIES 是元件的等效串聯(lián)電阻。圖1列出了一個(gè)普通EIA 0402尺寸6.3V電容的典型值。圖中亦包含了第四只元件CBODY。該元件表示實(shí)際電容體與所有其它鄰近物體（包括參考面）之間的寄生電容。
圖1 在一個(gè)隔直電容中，在3.125 GHz時(shí)，CBULK和RSERIES的阻抗是可忽略的。LSERIES和CBODY的值最關(guān)鍵。
在任何電路分析中，第一步都是對(duì)電路阻抗做一個(gè)快速評(píng)估，看是否可以忽略掉任何元件。假設(shè)鏈接速率為6.25 Gbps，交錯(cuò)101010模式（可以做出的最快模式）的頻率等于3.125 GHz。圖1列出了這一頻率下，四個(gè)模型元件的阻抗大小。
體電容與串聯(lián)電阻的阻抗可以忽略不計(jì)；串聯(lián)電感與寄生并聯(lián)電容是主要的成份。電路看起來(lái)像一個(gè)針對(duì)分布式傳輸線的梯形模型單穩(wěn)態(tài)部分。電路的阻抗等于
當(dāng)一個(gè)上升沿到達(dá)輸入終點(diǎn)時(shí)，如果電路的體電容過(guò)大，而串聯(lián)電感過(guò)小，則阻抗小于PCB走線的阻抗，電路表示為一個(gè)簡(jiǎn)單的負(fù)脈沖。另一方面，如果電路的串聯(lián)電感過(guò)大，而體電容過(guò)小，則阻抗大于PCB走線的阻抗，電路表示為一個(gè)簡(jiǎn)單的正脈沖。將電感與電容調(diào)節(jié)到正確的比率，電路就變得幾乎完全電氣透明。這就是優(yōu)秀隔直電容性能的秘密。
一種降低體電容的方式是在電容下方的參考面上，切割出一個(gè)小的圓形空洞，從而對(duì)地釋放了電容，并略微增加了串聯(lián)電感。這兩個(gè)結(jié)果都提高了電路的阻抗。
一名模擬工程師可能建議說(shuō)，可以主動(dòng)地縮小體電容的值，直到由體電容和串聯(lián)電感所形成的串聯(lián)諧振頻率與3.125 GHz相適應(yīng)。不幸的是，只有在窄帶情況下，以這種方式調(diào)節(jié)體電容才會(huì)獲得利益，并且仍留有寄生體電容，產(chǎn)生出反射。增大儲(chǔ)能電容，直到其阻抗可以忽略，這樣就只要考慮串聯(lián)電感和體電容。這些元件之間可以做均衡，以獲得幾乎理想的性能。 |
