在FPGA的設(shè)計(jì)中,毛刺現(xiàn)象是長期困擾電子設(shè)計(jì)工程師的設(shè)計(jì)問題之一, 是影響工程師設(shè)計(jì)效率和數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素。由于信號(hào)在FPGA的內(nèi)部走線和通過邏輯單元時(shí)造成的延遲,在多路信號(hào)變化的瞬間,組合邏輯的輸出常常產(chǎn)生一些小的尖峰,即毛刺信號(hào),這是由FPGA 內(nèi)部結(jié)構(gòu)特性決定的。毛刺現(xiàn)象在FPGA的設(shè)計(jì)中是不可避免的,有時(shí)任何一點(diǎn)毛刺就可以導(dǎo)致系統(tǒng)出錯(cuò),尤其是對尖峰脈沖或脈沖邊沿敏感的電路更是如此。
因此,克服和解決毛刺問題對現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)尤為重要。本文從FPGA的原理結(jié)構(gòu)的角度探討了產(chǎn)生毛刺的原因及產(chǎn)生的條件,在此基礎(chǔ)上,總結(jié)了多種不同的消除方法,在最后結(jié)合具體的應(yīng)用對解決方案進(jìn)行深入的分析。