濾波，屏蔽，接地；眾所周知是我們EMC設(shè)計的三大手法；其中接地設(shè)計是電子產(chǎn)品設(shè)計的一個重要問題！接地的目的如下：
A．接地可使我們的電路系統(tǒng)中的所有單元電路都有一個公共的參考0電位，也就是各個電路之間沒有電位差，保證電路系統(tǒng)能穩(wěn)定的工作；
B．防止外部的電磁干擾。比如機殼接地；為瞬態(tài)干擾（ESD）提供了泄放通道；也可使因靜電感應(yīng)而累積在機殼上的大量電荷通過大地泄放；如果電路有使用屏蔽罩或電路的屏蔽體，選擇合適的接地，就能獲得更好的屏蔽效果！
C．保證安全工作。當發(fā)生雷電（Surge）的電磁感應(yīng)時，可避免電子設(shè)備損壞；
因此，接地對于EMS來說是抑制噪聲，防止干擾的主要方法。接地可以理解為一個等電位點或者等電位面是電子線路系統(tǒng)的基準電位，但不一定為大地電位；為了防止雷擊的損壞和保護產(chǎn)品＆設(shè)備操作人員的安全，電子設(shè)備的機殼和供電系統(tǒng)的金屬構(gòu)件再必須與大地相連接！而且要求接地電阻很小，不能超過規(guī)定值。
大多數(shù)產(chǎn)品都有要求接地；雖然接地可以是真正的接地，隔離或者浮地但接地的結(jié)構(gòu)必須存在。接地我們有時會與為信號提供電流的回路相混淆。實際中大部分的問題是與PCB設(shè)計有關(guān)的；對于復(fù)雜系統(tǒng)的問題有時可以歸結(jié)為在模擬及數(shù)字電路之間提供參考連接及在PCB的地層和金屬外殼之間提供高頻連接的設(shè)計問題！
接地設(shè)計盡管是EMC設(shè)計中最重要的方面通常處理的問題并不容易直觀理解；其實每一個電路最終都要有一個參考接地源，電路設(shè)計首先考慮到的是接地設(shè)計，接地是使不希望的噪聲＆干擾最小化 并對電路進行隔離劃分的一個重要方法。PCB的接地及鋪地銅設(shè)計降避免許多的噪聲問題，設(shè)計良好的接地系統(tǒng)就是以低的成本來防止不希望有的干擾及發(fā)射。比如對于高速數(shù)字電路中的地平面不完整，連接電纜后由于被地平面上的噪聲電壓驅(qū)動，就會產(chǎn)生EMI的問題！
首先分享對接地電流的看法：
A．一旦有電流流過一定的阻抗，就會產(chǎn)生一定的電壓降；利用歐姆定律在電子線路板上，就沒有OV電位電壓或電流的單位可能在微伏或微安級的范圍內(nèi)，存在一個較小的有限值。
B．電流總是要返回其源頭來；回路可能有許多不同的路徑，每條路徑上的電流幅值不同，這會與該路徑的阻抗有關(guān)。不希望某些電流在其中某條路徑上流動，因此就需要在該路徑上要采取抑制措施！
因此在進行產(chǎn)品設(shè)計時；首先考慮到接地是最經(jīng)濟的辦法。在設(shè)計階段若沒有考慮，就意味著該系統(tǒng)在EMC方面有可能會失敗。一個設(shè)計良好的接地系統(tǒng)；包含從電子線路的PCB設(shè)計，能從系統(tǒng)的角度防止EMI和EMS的問題才是關(guān)鍵的設(shè)計。
用下面的PCB鋪地及時鐘的接地設(shè)計案例進行分享關(guān)鍵設(shè)計：
電子產(chǎn)品中PCB布線鋪地的設(shè)計，對于目前低成本的物聯(lián)網(wǎng)及智能產(chǎn)品來說是眾多的設(shè)計工程師采用的方法；由于產(chǎn)品系統(tǒng)中需要有晶振推動的MCU／CPU高頻工作；PCB的鋪地設(shè)計能給系統(tǒng)EMC設(shè)計帶來優(yōu)勢！
雙面板PCB系統(tǒng)鋪地的理論和分析；鋪銅地對EMI有什么影響？
鋪地好的方面：
注意信號線的PCB板邊緣的走線 如果鋪地；這個信號線對外的信號耦合就減小了；PCB鋪銅地在PCB板的邊緣的地方就要有；鋪銅鋪在信號線之間，它就能降低信號間的串擾，串擾中的EMI輻射是跟它間接的關(guān)系的！如果兩個都能達到或者做到了 EMI效果就會好！鋪地不是每個地方按面積來數(shù)的，地要有目標的去鋪設(shè)才會有好的作用的！
我的觀點：PCB有鋪銅的條件，且這個鋪銅是有作用的，如果能提升EMI的性能；可建議采用PCB鋪地銅的法則！
注意點：
在這個設(shè)計上要鋪地就要保證信號的鋪地平面與系統(tǒng)的參考地電位的阻抗要足夠�。环駝t這個鋪地就會對輻射干擾或抗輻射干擾都會有影響！
對于高頻的應(yīng)用電子產(chǎn)品線路；系統(tǒng)由于共模電流的干擾EMI的問題，我們在DC－DC直流電流輸出端以及功能電路的接口連接器端需要增加共模電感及其組合的LCM＊C的EMI濾波器的設(shè)計；此時的PCB鋪地銅布局布線會對我們的高頻EMI就會帶來影響；分析參如下：
當電子線路中有共模電感的濾波設(shè)計時，前后級進行PCB鋪地銅設(shè)計時TOP層的走線與BOTTOM底層的PCB鋪地就會存在耦合電容Cp；高頻的騷擾信號就會通過耦合電容影響共模電感的噪聲阻抗性能；等效電路如下：
比如系統(tǒng)的設(shè)計LCM器件的雜散電容為2pF；其諧振頻率點在4MHZ左右；進行PCB的鋪地銅的設(shè)計由于PCB的布線，其輸入的走線與PCB的鋪地銅帶來有6pF的耦合電容參數(shù)；分析如下：
在其LCM的諧振點后就會降低其阻抗值－如上圖的頻率＆阻抗特性曲線參考數(shù)據(jù)；在進行EMI測試時就會帶來高頻＞4MHZ的高頻EMI的問題！
在進行PCB雙面板布線鋪銅地的設(shè)計時；在某些電路設(shè)計中改進PCB布局及走線就可以降低高頻的EMI電磁干擾；簡單優(yōu)化的PCB設(shè)計參考如下：
注意：如果接地層存在噪聲耦合源，則接地層不應(yīng)靠近敏感輸入電路。
對于雙面板的系統(tǒng)有時鐘信號是很普遍的；系統(tǒng)晶振時鐘頻率高，干擾諧波能量就強；干擾諧波除了從其輸入與輸出兩條布局布線傳導(dǎo)出來還會從空間輻射出來，若布局布線不合理，很容易產(chǎn)生很強的尖峰噪聲輻射問題，因此在PCB 板布局布線時對晶振和CLK 信號線布局非常重要，高頻時鐘信號需要能鏡像回流完整的鋪地銅的設(shè)計是很關(guān)鍵的。
時鐘源的布局布線簡單說明如下：
A．對于有源晶振：耦合電容應(yīng)盡量靠近晶振的電源引腳，位置擺放順序：
按電源流入方向，依容值從大到小依次擺放，容值最小的電容最靠近引腳。
B．晶振的外殼必須接地，可將晶振信號源包地設(shè)計；防止向外輻射，也可以屏蔽外來信號對晶振的干擾。
C．晶振下面不要布其它走線，保證完全鋪地，同時在晶振的300mil范圍內(nèi)不要布其它走線，防止晶振噪聲源耦合到其它布線、器件等影響性能。
D．時鐘信號的走線應(yīng)盡量短，晶振不要放置在PCB板的邊緣！
如果電路板邊緣有復(fù)位及數(shù)據(jù)＆地址信號線等等，PCB的板的邊緣都需要進行鋪地銅的設(shè)計；保證關(guān)鍵信號線的地回流路徑的鏡像對稱性設(shè)計。
因此，對于PCB雙面板的鋪銅地不是每個地方按面積來鋪設(shè)的，鋪地要有目標的去鋪設(shè)才能有好的作用，不正確的鋪地設(shè)計反而會惡化系統(tǒng)的EMC性能。 |
