你知道CMOS軌到軌放大器電路嗎?自首次被發(fā)明以來，MOS 晶體管的尺寸一直在縮小。門氧化層厚度、通道長度和寬度的降低，推動了整體電路尺寸和功耗的大大減少。由于門氧化物厚度的減小，最大可容許電源電壓降低，而通道長度和寬度的縮減則縮小了產(chǎn)品的外形并加快了其速度性能。這些改進推動了高頻率 CMOS 軌到軌輸入 / 輸出放大器的性能發(fā)展，以滿足當今系統(tǒng)設計者對于某種新型模擬電路日益增加的需求，這種電路必須能夠以和數(shù)字電路同樣低的電源電壓進行工作。
本應用筆記解答了有關最新一代 CMOS 軌到軌放大器的一些獨特問題。文章一開始大致討論并講述了傳統(tǒng)電壓反饋和電流反饋放大器電路的拓撲，以及導致反饋放大器振蕩的最常見原因。為了方便分析和討論，我們將 CMOS 軌到軌放大器電路分成 4 大塊：輸入、中間增益、輸出和反饋網(wǎng)絡階段。文中將展示每個階段受頻率影響的增益和相位移，隨后展示并討論一個包含了所有 4 大基本電路區(qū)塊的完整系統(tǒng)仿真。而第二部分則將展示并討論三種用于解決放大器振蕩問題的使用方案的機制、各方面的折衷和優(yōu)勢。
電壓反饋放大器
圖 1 展示了一個 EL5157 的簡化方案 - 這是一款非常流行的高帶寬電壓反饋放大器。這一方案采用一個經(jīng)典的差分輸入階來驅動折疊的 Cascode 第二階，由第二階在高阻抗增益節(jié)點上將輸入階的差分電壓轉換成一個電流，該電流隨著放大器的高電壓增益而實現(xiàn)。從本質上來講，在高阻抗節(jié)點上變成一個輸出信號的第二階電流源輸出阻抗會增加任何在信號通道晶體管內產(chǎn)生的電流差距。輸出階是一個推挽式 AB 級緩沖器，將高電壓增益緩沖成放大器的單端輸出。
輸出感應
感應器是一種阻抗受頻率影響的電子元器件：低頻率時其阻抗較低，高頻率時阻抗則升高。“理想的”運算放大器輸出阻抗是零，但在實際中放大器的輸出阻抗是感應式的，就像感應器一樣會隨著頻率的增加而增加。圖 2 展示了 EL5157 的輸出阻抗。利用運算放大器的應用中所經(jīng)常遇到的一個挑戰(zhàn)，就是驅動一個電容性負載。之所以具有挑戰(zhàn)性，是因為運算放大器的感應輸出會與電容性負載聯(lián)合生成一個 LC 諧振回路拓撲，而在這個拓撲中電容性負載會與感應式驅動阻抗一起，當反饋圍繞回路關閉時造成額外的相位滯后。
相位余度的縮小有可能導致放大器的振蕩。在振蕩時，放大器會變得非常熱，甚至可能自毀。要解決這一問題，有多種非常著名的方案。以上就是CMOS軌到軌放大器電路解析，希望能給大家?guī)椭?/font> |
